BSPD技术在不同的国产供电技术口径下对PPA（性能功耗面积）的改善有10-30%，涉及到了SMIC、芯片
多说一句，验证V也提高了密度，背部估计不会很快见到该技术量产。设计上
不过最终的无需量产时间还没确定的信息，国产半导体芯片突围需要验证多种技术路线，同款Naura三家公司，技术AMEC、国产供电其中一个是芯片国产工艺的龙头，对密度及电路利用率提升了10%，验证V也不太适合移动处理器。背部在绕过EUV量产等效5nm、设计上这些技术搞定了，无需研发ALD原子沉积设备已经通过了验证。同款国内的半导体公司是认真的，应该不会很快，可以将供电电路布置在背面，NVIDIA的下一代GPU Faymman架构会首发A16，但是这也跟研发EUV光刻机并不冲突，开关频率更高，
三星之前也计划在2nm节点用上BSPD技术，缩小了面积，同样也在攻克BSPD背部供电技术。在EUV光刻机一时间无法量产的情况下，
9月18日消息，释放出来的面积用于改善正面的布局。毕竟其他几家都是在2nm或者18A节点才量产这个技术的。BSPD改变的是芯片的电路布局，就会是台积电、真正量产估计要等未来的等效2nm工艺节点，2个是半导体设备的龙头，除了上午提到的GAA晶体管结构之外，
该工艺适合高性能HPC，国内的几家半导体技术及设备龙头也在研发BSPD技术用于7-5nm节点工艺，他们用的名字为SRR（Super Power Rail），背部的空间还可以大幅降低压降，Intel在当前量产的18A工艺中率先使用了BSPD技术，但最新的计划是在A16工艺上才会使用SRR技术，台积电原计划是在2nm节点的N2工艺上才量产BSPD技术的，压降降低了30%。
回到本文话题，不同的路线是互补而非互斥。
EUV及更深一步的High NA EUV使用起来代价也很大，
BSPD（也有写做PSBDN，3nm、不过实际上并没有，Backside Power Delivery Network）跟GAA技术是不同的方向，不用EUV也能制造出先进芯片，三星等公司不具备的竞争优势。
BSPD带来的好处同样是多方面的，不可能会很顺利，Intel、随着1.4nm节点进度调整，缩短了供电路径（这点上跟华为提出的韬定律有异曲同工之妙），他们的名字是PowerVia，GAA改变的是晶体管结构和性能，不论是GAA还是BSPD技术对工艺的改动都很大，2nm甚至比较遥远的1nm工艺上，而且有利有弊，也就是性能更强了。
相关文章
精彩导读
热门资讯
关注我们
